PATENT ABSTRACTS OF JAPAN



(11)Publication number:

08-051256

(43) Date of publication of application: 20.02.1996

(51)Int.Cl.

H01S 3/18 H01L 21/3205

(21)Application number: 07-185284

(71)Applicant: HITACHI LTD

(22) Date of filing:

21.07.1995

(72)Inventor: SAITO KATSUTOSHI


TSUJI SHINJI OISHI AKIO KAYANE NAOKI

(54) SEMICONDUCTOR LASER

(57)Abstract:

PURPOSE: To provide a semiconductor laser that reduces electrostatic capacitance of an element without losing an electrode region for wire bonding, and is suitable for a superhigh speed pitch.

CONSTITUTION: An upper electrode 12 in which a width of an electrode layer for exciting an active region 11 is suppressed down to 15 times or less as wide as an active region is provided on the main surface side of a semiconductor crystal 14. A lead electrode 16 for an upper electrode 12 and a bonding pad 17 being a region dedicated to wire bonding are provided to perform bonding a lead wire 15. Further, the lead electrode 16 and the bonding pad 17 are provided on an insulation layer 20 partially provided on the main surface side of a semiconductor crystal 11. Accordingly, electrostatic capacitance by an electrode on the main surface side can be reduced to one hundredth than before.



LEGAL STATUS

[Date of request for examination]

21.07.1995

[Date of sending the examiner's decision of

08.04.1997

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-51256

(43)公開日 平成8年(1996)2月20日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

H01S 3/18 H01L 21/3205

H 0 1 L 21/88

Α

審査請求 有 発明の数1 OL (全4頁)

(21)出願番号

特願平7-185284

(62)分割の表示

特願昭59-206237の分割

(22)出願日

昭和59年(1984)10月3日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 斉藤 勝利

東京都国分寺市東恋ケ窪1丁目280番地株

式会社日立製作所中央研究所内

(72)発明者 辻 伸二

東京都国分寺市東恋ケ窪1丁目280番地株

式会社日立製作所中央研究所内

(72)発明者 大石 昭夫

東京都国分寺市東恋ケ窪1丁目280番地株

式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男

最終頁に続く

(54) 【発明の名称】 半導体レーザ


(57)【要約】

【目的】 ワイヤボンディングのための電極領域を失な うことなく、素子の静電容量の低下を図り、超高速度調 に適した半導体レーザを提供する。

【構成】 半導体結晶14の主面側には、活性領域11 を励起するための電極層の幅を活性領域幅の15倍以下 に抑えた上部電極12を設け、上部電極12からリード を取出すためのリード電極16と、ワイヤボンディング 専用の領域となるボンディングパッド17を設け、リー ドワイヤ15をボンディングしている。さらに、半導体 結晶11の主面側に部分的に設けられた絶縁膜層20上 に、リード電極16とポンディングパッド17が設けら れている。

【効果】 主面側に設けられた電極による静電容量を、 従来の数分の1に低減することができる。

図 2



1

【特許請求の範囲】

【請求項1】活性領域を含む半導体結晶と、上記半導体結晶の主面側の上記活性領域に対応した位置に設けられた上記活性領域幅以上で上記活性領域幅の15倍以下の範囲の寸法幅を有するオーミック電極と、上記オーミック電極に給電するために上記半導体結晶の主面側に設けられたリード電極と、上記リード電極に接続された上記半導体結晶の主面側に設けられた外部接続用のリードワイヤを接続するためのボンディングパッドと、上記リード電極及びボンディングパッドの少なくとも一方と上記 10半導体結晶の主面側との間に設けられた絶縁膜層とを有することを特徴とする半導体レーザ。

【請求項2】上記リード電極は高周波に対してインダクタンスを有するように蛇行パターンに形成されたことを特徴とする請求項1記載の半導体レーザ。

【請求項3】上記活性領域を含む半導体結晶がBH型構造を有する分布帰還型構造であることを特徴とする請求項1又は2記載の半導体レーザ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体レーザの電極構造に関する。

[0002]

【従来の技術】図1は、従来の電極構造をもつ半導体レーザチップの斜視図である。通常、半導体結晶4に設けた二つの電極の内、一方の電極(例えば、本例の下部電極3)を放熱体に接続し、他方の電極(例えば、本例の上部電極2)には、リードワイヤ5をワイヤボンディングにより接続していた。

【0003】また、通常、同図に示すように、レーザ発 30 振の生じる活性領域1に近い主面側には、ウェーハからチップに分割する際の切断位置合わせや、切断時の加工性の向上、発光スポット位置を示す目安とする、などの目的で、部分的に電極を設けていた。このような手法は既によく知られているが、例えば特開昭59-23576号公報にも、類似の記載がみられる。

[0004]

【発明が解決しようとする課題】一方、半導体レーザでは、駆動電流を変化させることにより、レーザ出力光の直接変調を行うことが可能である。高速変調のためには、電極面積をできる限り狭くして、素子の静電容量を減少させることが必要である。しかし、部分的に設けた電極であっても、前記のようにワイヤボンディングを行うための面積が必要であり、大幅に電極面積を低減することは不可能であった。

【0005】本発明の目的は、ワイヤボンディングのための電極領域を失なうことなく、素子の静電容量の低下を図り、超高速度変調に適した半導体レーザを提供することにある。

[0006]

【課題を解決するための手段】図2は、本発明の構造を示す斜視図である。半導体結晶14の主面側には、活性領域11を励起するための電極層の幅を活性領域幅の15倍以下に抑えた上部電極12を設け、素子の静電容量を大幅に低減した。

【0007】また、上部電極12からリードを取出するためのリード電極16と、ワイヤボンディング専用の領域となるボンディングパッド17を設け、リードワイヤ15をボンディングしている。

7 【0008】さらに半導体結晶11の主面側に部分的に 設けられた絶縁膜層20上に、リード電極16とポンディングパッド17が設けられている。

[0009]

【作用】したがって、リード電極とボンディングパッドに起因する静電容量は、結晶内部に存在するpn接合容量と絶縁膜の部分に形成される静電容量の直列接続となる。このため、半導体結晶11上に直接リード電極とボンディングパッドを形成した場合に比較して、これらの電極に起因する静電容量を数分の1に低減することができる。

【0010】以上のような電極構成を採ることにより、 主面側に設けられた電極による静電容量を、従来の数分 の1に低減することができる。

[0011]

20

【実施例】以上、本発明の実施例を図3, 図4, 図5, 図6, 図7により説明する。

【0012】(実施例1)図3は、本発明の一実施例を示す平面図、図4は図3のA-A′断面図、図5は図3のB-B′断面図である。

【0013】図3に、InP系ダブルへテロBH構造を有する分布帰還型半導体レーザ(以下DFG型レーザと略称する)の主面側に、本発明による電極構造を適用した一例を示す。結晶の主面上には、SiO2からなる絶縁膜層30を全面に被着したのち、活性層領域42の直上部に幅約10 μ mの溝状窓31が設けられている。次に、全面にCr, Auを連続蒸着して電極層を形成し、ついで、ホトレジスト技術を用いて金属層を選択的にエッチング除去し、小面積のストライプ状(幅15 μ m)オーミック電極32,リード電極33,34,ポンディングパッド(80 μ m×80 μ m)35,36を形成した。

【0014】次に、図4、図5により、素子のA-A′断面,B-B′断面の構造を説明する。n型InP基板40の表面にピッチ2300A,深さ800Aの回折格子を形成し、その上に、InGaAsPガイド層41(厚さ0.2 \sim 0.4 μ m)、InGaAsP活性層42(厚さ0.1 \sim 0.2 μ m)InGaAsPアンチメルトパック層43(厚さ約0.1 μ m)、p型InPクラッド層44(厚さ3 \sim 4 μ m)、p-InGaAsP表面層45(厚さ約0.2 μ m)が順50 次液相エピタキシャル成長法により積層されている。ガ

イド層、活性層、アンチメルトバック層、クラッド層、表面層は、選択エッチングによりストライプ状に構成されており、活性層の幅は約6 μ mに調整されている。活性層42を含むストライプ状のメサ部分は、p-Inp層46(厚さ0.8 μ m), n-InP層47(厚さ2~3 μ m), InGAASP 表面層48(厚さ0.2~0.3 μ m) の液相エピタキシャル成長層により埋込まれ、BH構造のDFB型レーザが構成されている。n型InP基板には、AuGe-Ni-Auからなるオーミック電極49が形成されている。

【0015】以上述べたように、本実施例では、主面側のオーミック電極面積は、 $15\mu m \times 300\mu m$ と大幅に減少しており、ボンディングパッド部分を含む総合の静電容量は、従来の電極構造に比べて約1/3に減少し、周波数特性が格段に向上した。

【0016】また、本実施例では、ボンディングパッドを2個設けてあるので、一方を直流パイアス用、他方を 高周波変調用として用いることができる。

【0017】(実施例2)本発明の他の実施例を示すD FBレーザチップの平面図を図6に示す。電極の製作方 20 法は、実施例1と全く同様であり、主面上の絶縁膜層6 0の活性領域直上部に溝状電極窓61をあけ、この部分を包含するようにストライプ状(幅15μm×長さ300μm)オーミック電極62が設けられている。ストライプ状オーミック電極62の中央部分からは左右に2本のリード電極63,64が引出され、ボンディングパッド65,66と接続している。リード電極64は、高周波に対してインダクタンスとして機能するように、蛇行パターンにしてある。ボンディングパッド66を直流パイアス用、ボンディングパッド65を高周波変調用とし 30 て使用する。

【0018】本実施例では、直流パイアス用リード電極 がインダクタとなるので、外部パイアス回路が従来方式 に比較して簡単になる。

【0019】(実施例3)図7は、本発明の第3の実施例である、DFB型レーザチップの平面図を示す。図7に示すDFB型レーザは、活性領域を4個有するアレイ構造となっている。各々の活性領域の直上部には、これを励起するためのストライプ状オーミック電極72a,72b,72c,72dが形成されている。(溝状電極 40窓の表示は省略した。)なお、電極などの詳細な製作方法は、実施1,2と全く同様である。 また、オーミック電極72a~dからリード電極81,82,83,84を引出し、各ポンディングパッドに接続した。ポンデ

ィングパッドは、各々のレーザ部分について、直流バイアス用、高周波変調用の各1個ずつが設けられている。 75a~dは直流パイアス用のボンディングパッド、7

6 a~dは高周波変調用のポンディングパッドである。 なお、リード電極やポンディングパッドを絶縁膜70上 に設ける方式などは実施例1,2と全く同様である。

【0020】なお、本実施例では、ストライプ状オーミック電極やリード電極に選択的に厚さ数 μ mのA u メッキを施し、直列抵抗の低下を図っている。

10 【0021】本実施例によれば、近接した複数個のストライプ状オーミック電極からも容易に電極が引出され、低キャパシタンスの給電端子を設けることができる。

[0022]

【発明の効果】本発明によれば、半導体レーザを構成するpn接合に設ける電極面積を低減し、接合容量に起因する静電容量を大幅に低減できるので、変調特性の改善に著しい効果がある。本発明による電極構造は、長距離光通用の光源として最適と目されている。BH型DFBレーザ(Buried Heterostructure Type Distributed Feedback Laser)に適用した場合、非常に効果的である。

【0023】また、実施例では、主面上に設ける絶縁膜をSiO₂で形成した例を述べたが、誘電正接の小さい 絶縁体であれば、種々の材質が利用可能である。さら に、上記絶縁層の厚さを増す程、ボンディングパッドや リード電極の寄生容量を低減できるので、ポリイミド樹 脂の厚膜絶縁層の利用も可能である。


【0024】さらに、ボンディングパッドの位置は、ストライプ状電極の中央部に重ね合せるように配置することもできる。また、本発明の電極構造の適用はDFBレーザに限定されるものではない。

【図面の簡単な説明】

- 【図1】従来の半導体レーザの電極構造を示す斜視図。
- 【図2】本発明による電極構造の概念を示す斜視図。
- 【図3】本発明の一実施例を示す平面図。
- 【図4】図3のA-A′断面図。
- 【図5】図3のB-B′断面図。
- 【図6】本発明の他の実施例を示す平面図。
- 【図7】本発明の第3の実施例を示す平面図。

【符号の説明】

12,32,66,72a~d…ストライプ状オーミック電極、16,33,34,63,64,81,84… リード電極、17,35,36,65,66,75a~d,76a~d…ポンディングパッド、20,30,60,70…絶縁膜層。



フロントページの続き

(72)発明者 茅根 直樹

東京都国分寺市東恋ケ窪1丁目280番地株 式会社日立製作所中央研究所内

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The ohmic electrode which has the dimension width of face of the range of 15 or less times of the above-mentioned active-region width of face prepared in the location corresponding to the above-mentioned active region by the side of the principal plane of a semiconducting crystal including an active region, and the above-mentioned semiconducting crystal, The lead electrode prepared in the principal plane side of the above-mentioned semiconducting crystal in order to supply electric power to the above-mentioned ohmic electrode, The bonding pad for connecting the reed wire for external connection prepared in the principal plane side of the above-mentioned semiconducting crystal connected to the above-mentioned lead electrode, Semiconductor laser characterized by having the insulator layer layer prepared between the above-mentioned lead electrode or bonding pad [either / at least] side and the principal plane side of the above-mentioned semiconducting crystal.

[Claim 2] The above-mentioned lead electrode is semiconductor laser according to claim 1 characterized by being formed in a meandering pattern so that it may have an inductance to a RF. [Claim 3] Semiconductor laser according to claim 1 or 2 characterized by a semiconducting crystal including the above-mentioned active region being the distribution feedback mold structure of having BH mold structure.

[Translation done.]

. 71.

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the electrode structure of semiconductor laser. [0002]

[Description of the Prior Art] <u>Drawing 1</u> is the perspective view of a semiconductor laser chip with the conventional electrode structure. Usually, one electrode (for example, lower electrode 3 of this example) was connected to the radiator among two electrodes prepared in the semiconducting crystal 4, and the reed wire 5 was connected to the electrode (for example, up electrode 2 of this example) of another side by wirebonding.

[0003] Moreover, as shown in this drawing, the electrode was usually partially provided in the principal plane side near the active region 1 which laser oscillation produces for the purpose, such as considering as the standard which shows improvement in the cutting alignment at the time of dividing into a chip from a wafer, and the workability at the time of cutting, and a luminescence spot location. Although such technique is already known well, a publication similar also to JP,59–23576,A is seen, for example.

[Problem(s) to be Solved by the Invention] It is possible to, perform direct modulation of laser output light by changing a drive current in semiconductor laser on the other hand. For a high-speed modulation, it is required to make an electrode surface product as narrow as possible, and to decrease the electrostatic capacity of a component. However, even if it was the electrode prepared partially, the area for performing wirebonding as mentioned above was required, and it was impossible to have reduced an electrode surface product sharply.

[0005] the purpose of this invention — the electrode field for wirebonding — ***** — there are nothings, the fall of the electrostatic capacity of a component is aimed at, and it is in offering the semiconductor laser suitable for a superhigh-speed modulation.

[Means for Solving the Problem] <u>Drawing 2</u> is the perspective view showing the structure of this invention. The up electrode 12 which held down the width of face of the electrode layer for exciting an active region 11 to 15 or less times of active-region width of face was formed in the principal plane side of a semiconducting crystal 14, and the electrostatic capacity of a component was reduced sharply. [0007] Moreover, the bonding pad 17 used as the lead electrode 16 for taking out a lead from the up electrode 12 and the field only for wirebonding is formed, and bonding of the reed wire 15 is carried out. [0008] On the insulator layer layer 20 furthermore partially prepared in the principal plane side of a semiconducting crystal 11, the lead electrode 16 and the bonding pad 17 are formed. [0009]

[Function] Therefore, the electrostatic capacity resulting from a lead electrode and a bonding pad serves as series connection of the pn junction capacity which exists in the interior of a crystal, and the electrostatic capacity formed in the part of an insulator layer. For this reason, as compared with the case where a direct lead electrode and a bonding pad are formed on a semiconducting crystal 11, the electrostatic capacity resulting from these electrodes can be reduced to several [1/]. [0010] By taking the above electrode configurations, the electrostatic capacity by the electrode prepared in the principal plane side can be reduced to several [over the past / 1/]. [0011]

[Example] In the above, $\frac{drawing 3}{drawing 5}$, $\frac{drawing 5}{drawing 5}$, $\frac{drawing 6}{drawing 7}$ explain the example of this invention.

[0012] (Example 1) The A-A' sectional view of drawing 3 and drawing 5 of the top view in which drawing 3 shows one example of this invention, and drawing 4 are the B-B' sectional views of drawing 3. [0013] An example which applied the electrode structure by this invention to the principal plane side of the distribution feedback mold semiconductor laser (it is called DFG mold laser for short below) which has InP system double hetero BH structure in drawing 3 is shown. On the principal plane of a crystal, after putting the insulator layer layer 30 which consists of SiO2 on the whole surface, the groove aperture 31 of 10 micrometers of **** is formed at the right above section of the barrier layer field 42. Next, the continuation vacuum evaporationo of Cr and the Au was carried out, the electrode layer was formed, subsequently etching removal of the metal layer was alternatively carried out using the photoresist technique, and the stripe-like (width of face of 15 micrometers) ohmic electrode 32 of small area, the lead electrodes 33 and 34, and bonding pads (80micrometerx80micrometer) 35 and 36 were formed in the whole surface.

[0014] Next, drawing 4 and drawing 5 explain the structure of the A-A' cross section of a component, and a B-B' cross section. Pitch 2300A and a diffraction grating with a depth of 800A are formed in the front face of the n mold InP substrate 40, and the laminating of the InGaAsP guide layer 41 (0.2-0.4 micrometers in thickness), the InGaAsP barrier layer 42(0.1-0.2 micrometers in thickness) InGaAsP anti melt back layer 43 (about 0.1 micrometers in thickness), the p mold InP cladding layer 44 (3-4 micrometers in thickness), and the p-InGaAsP surface layer 45 (about 0.2 micrometers in thickness) is carried out by liquid phase epitaxy one by one on it. A guide layer, the barrier layer, the anti melt back layer, the cladding layer, and the surface layer are constituted by selective etching in the shape of a stripe, and the width of face of a barrier layer is adjusted to about 6 micrometers. The mesa part of the shape of a stripe containing a barrier layer 42 is the p-Inp layer 46 (0.8 micrometers in thickness), the n-InP layer 47 (2-3 micrometers in thickness), and InGaAsP. It is embedded by the liquid-phase-epitaxial-growth layer of a surface layer 48 (0.2-0.3 micrometers in thickness), and the DFB mold laser of BH structure is constituted. The ohmic electrode 49 which consists of AuGe-nickel-Au is formed in the n mold InP substrate.

[0015] the electrostatic capacity of synthesis which the ohmic electrode surface product by the side of a principal plane is decreasing sharply with 15micrometerx300micrometer in this example, and contains a bonding pad part as stated above — the conventional electrode structure — comparing — about — it decreased to one third, and frequency characteristics were markedly alike and improved.

[0016] Moreover, in this example, since two bonding pads are prepared, the object for direct-current bias and another side can be used for one side as an object for a RF modulation.

[0017] (Example 2) The top view of the DFB laser chip in which other examples of this invention are shown is shown in drawing 6. The manufacture approach of an electrode is completely the same as that of an example 1, the groove contact window 61 is opened in the active-region right above section of the insulator layer layer 60 on a principal plane, and the stripe-like (width-of-face [of 1.5 micrometers] x die length of 300 micrometers) ohmic electrode 62 is formed so that this part may be included. From the central part of the stripe-like ohmic electrode 62, two lead electrodes 63 and 64 were pulled out by right and left, and it has connected with bonding pads 65 and 66. The lead electrode 64 is used as the meandering pattern so that it may function as an inductance to a RF. The object for direct-current bias and a bonding pad 65 are used for a bonding pad 66 as an object for a RF modulation.

[0018] In this example, since the lead electrode for direct-current bias serves as an inductor, an external bias circuit becomes easy as compared with the conventional method.

[0019] (Example 3) <u>Drawing 7</u> shows the top view of the DFB mold laser chip which is the 3rd example of this invention. The DFB mold laser shown in <u>drawing 7</u> has the array structure of having four active regions. The stripe-like ohmic electrodes 72a, 72b, 72c, and 72d for exciting this are formed in the right above section of each active region. (The display of a groove contact window was omitted.) In addition, the detailed manufacture approaches, such as an electrode, are completely the same as that of operations 1 and 2. Moreover, the lead electrodes 81, 82, 83, and 84 were pulled out from ohmic electrode 72 a-d, and it connected with each bonding pad. As for the bonding pad, every one each for the object for direct-current bias and a RF modulation is prepared about each laser part. The bonding pad for direct-current bias in 75 a-d and 76 a-d are the bonding pads for a high frequency modulation. In addition, the method which prepares a lead electrode and a bonding pad on an insulator layer 70 is completely the same as that of examples 1 and 2.

[0020] In addition, in this example, Au plating with a thickness of several micrometers is alternatively performed to a stripe-like ohmic electrode or a lead electrode, and the fall of series resistance is aimed at.

[0021] According to this example, an electrode is easily pulled out also from two or more stripe-like ohmic electrodes which approached, and the electric supply terminal of low capacitance can be prepared.

[0022]

[Effect of the Invention] Since according to this invention the electrode surface product prepared in the pn junction which constitutes semiconductor laser is reduced and the electrostatic capacity resulting from a junction capacitance can be reduced sharply, remarkable effectiveness is in an improvement of the modulation characteristic. It is regarded as the electrode structure by this invention being the optimal as the light source of long-distance light popular use. It is very effective when it applies to BH mold DFB laser (Buried Heterostructure Type Distributed Feedback Laser).

[0023] Moreover, although the example described the example which formed the insulator layer prepared on a principal plane by SiO2, if it is the small insulator of a dielectric dissipation factor, the various quality of the materials are available. Furthermore, since the parasitic capacitance of a bonding pad or a lead electrode can be reduced so that the above-mentioned insulating layer thickness is increased, use of the thick-film insulating layer of polyimide resin is also possible.

[0024] Furthermore, the location of a bonding pad can also be arranged so that it may lay on top of the center section of the stripe-like electrode. Moreover, application of the electrode structure of this invention is not limited to a DFB laser.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The perspective view showing the electrode structure of the conventional semiconductor laser.

[Drawing 2] The perspective view showing the concept of the electrode structure by this invention.

[Drawing 3] The top view showing one example of this invention.

[Drawing 4] The A-A' sectional view of drawing 3.

[Drawing 5] The B-B' sectional view of drawing 3.

[Drawing 6] The top view showing other examples of this invention.

[Drawing 7] The top view showing the 3rd example of this invention.

[Description of Notations]

12, 32, 66, 72 a-d [-- Insulator layer layer.] -- A stripe-like ohmic electrode, 16, 33, 34, 63, 64, 81, 84 -- A lead electrode, 17, 35, 36, 65 and 66, 75 a-d, 76 a-d -- A bonding pad, 20, 30, 60, 70

[Translation done.]